- 目錄
第1篇 fpga邏輯開(kāi)發(fā)工程師崗位職責(zé)
fpga邏輯開(kāi)發(fā)工程師 凌云光技術(shù) 凌云光技術(shù)集團(tuán)有限責(zé)任公司,凌云光技術(shù),凌云集團(tuán),凌云光 崗位職責(zé):
1.負(fù)責(zé)圖像處理、相機(jī)成像相關(guān)的fpga程序設(shè)計(jì);
2.承擔(dān)已有fpga程序的維護(hù)工作;
3.承擔(dān)圖像算法的fpga移植;
4.編寫(xiě)必要的設(shè)計(jì)及測(cè)試相關(guān)文檔。
任職要求:
1.本科以上學(xué)歷,電子類相關(guān)專業(yè);
2.熟悉ccd/cmos成像原理,了解光電檢測(cè)相關(guān)行業(yè),有fpga開(kāi)發(fā)經(jīng)驗(yàn)
3.熟悉verilog、vhdl等硬件描述語(yǔ)言;
4.有2年以上fpga實(shí)際開(kāi)發(fā)經(jīng)驗(yàn);
5.熟悉各種通信協(xié)議如spi、rs232、i2c等。
第2篇 游戲邏輯開(kāi)發(fā)工程師崗位職責(zé)
游戲服務(wù)端邏輯開(kāi)發(fā)工程師 西山居 成都西山居互動(dòng)娛樂(lè)科技有限公司珠海分公司,西山居,西山居游戲,西山居 職責(zé)
負(fù)責(zé)實(shí)現(xiàn)游戲功能模塊
與策劃密切協(xié)作完成功能開(kāi)發(fā)
要求
本科以上學(xué)歷,計(jì)算機(jī)相關(guān)專業(yè)
使用c++/lua開(kāi)發(fā)完成工作
熱愛(ài)游戲,具備樂(lè)觀積極的工作態(tài)度,注重細(xì)節(jié),有較強(qiáng)的溝通理解能力和團(tuán)隊(duì)合作精神
第3篇 邏輯開(kāi)發(fā)工程師崗位職責(zé)范本
1.從事邏輯代碼編寫(xiě)、方案設(shè)計(jì)與測(cè)試。
2.從事邏輯設(shè)計(jì)驗(yàn)證、驗(yàn)證語(yǔ)言工具開(kāi)發(fā)與應(yīng)用。
3.從事邏輯技術(shù)的研究分析、開(kāi)發(fā)與應(yīng)用。
第4篇 fpga邏輯開(kāi)發(fā)工程師崗位職責(zé)fpga邏輯開(kāi)發(fā)工程師職責(zé)任職要求
fpga邏輯開(kāi)發(fā)工程師崗位職責(zé)
fpga開(kāi)發(fā)工程師/數(shù)字邏輯工程師 崗位描述:
1)作為一個(gè)產(chǎn)品或者一個(gè)核心模塊主要開(kāi)發(fā)工程師;
2)承擔(dān)一個(gè)產(chǎn)品或者一個(gè)核心模塊維護(hù)和功能升級(jí);
3)作為重點(diǎn)問(wèn)題或者需求的核心攻關(guān)力量
崗位要求:
3年及以上工作經(jīng)驗(yàn)。是做fpga設(shè)計(jì)或者驗(yàn)證，asic設(shè)計(jì)或者驗(yàn)證也可以，算法相關(guān)不做要求。
必備經(jīng)驗(yàn):
開(kāi)發(fā):精通verilog或者vhdl。熟練使用altera或者_(dá)ilin_綜合、時(shí)序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗(yàn)證:精通system verilog，uvm方法學(xué)。熟練使用modelsim、questasim、vcs等仿真工具
fpga開(kāi)發(fā)工程師(junior)3名
崗位描述
1)維護(hù)或者開(kāi)發(fā)特定需求的功能模塊;
2)繼承已有產(chǎn)品，完成新產(chǎn)品;
3)作為功能較為簡(jiǎn)單的產(chǎn)品主要開(kāi)發(fā)工程師;
崗位要求:
1-3年工作經(jīng)驗(yàn):本科生及以上。
必備經(jīng)驗(yàn):
開(kāi)發(fā):熟練使用verilog或者vhdl。熟練使用altera或者_(dá)ilin_綜合、時(shí)序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗(yàn)證:熟練使用system verilog，uvm方法學(xué)。熟練使用modelsim、questasim、vcs等仿真工具
崗位描述:
1)作為一個(gè)產(chǎn)品或者一個(gè)核心模塊主要開(kāi)發(fā)工程師;
2)承擔(dān)一個(gè)產(chǎn)品或者一個(gè)核心模塊維護(hù)和功能升級(jí);
3)作為重點(diǎn)問(wèn)題或者需求的核心攻關(guān)力量
崗位要求:
3年及以上工作經(jīng)驗(yàn)。是做fpga設(shè)計(jì)或者驗(yàn)證，asic設(shè)計(jì)或者驗(yàn)證也可以，算法相關(guān)不做要求。
必備經(jīng)驗(yàn):
開(kāi)發(fā):精通verilog或者vhdl。熟練使用altera或者_(dá)ilin_綜合、時(shí)序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗(yàn)證:精通system verilog，uvm方法學(xué)。熟練使用modelsim、questasim、vcs等仿真工具
fpga開(kāi)發(fā)工程師(junior)3名
崗位描述
1)維護(hù)或者開(kāi)發(fā)特定需求的功能模塊;
2)繼承已有產(chǎn)品，完成新產(chǎn)品;
3)作為功能較為簡(jiǎn)單的產(chǎn)品主要開(kāi)發(fā)工程師;
崗位要求:
1-3年工作經(jīng)驗(yàn):本科生及以上。
必備經(jīng)驗(yàn):
開(kāi)發(fā):熟練使用verilog或者vhdl。熟練使用altera或者_(dá)ilin_綜合、時(shí)序分析工具，如果是做asic，要熟悉相應(yīng)的綜合工具。
驗(yàn)證:熟練使用system verilog，uvm方法學(xué)。熟練使用modelsim、questasim、vcs等仿真工具
