- 目錄
第1篇 serdes模擬電路設(shè)計職位描述與崗位職責(zé)任職要求
職位描述：
崗位職責(zé)：
1）負(fù)責(zé)serdes模擬電路設(shè)計
2）負(fù)責(zé)pll/pi-based cdr建模、設(shè)計、仿真驗證
3）分析dfe算法，仿真驗證ctle+dfe環(huán)路
2）配合版圖人員進(jìn)行電路版圖設(shè)計仿真
3）參與芯片測試debug
崗位要求：
1）五年以上serdes設(shè)計經(jīng)驗
2）精通cdr/dfe設(shè)計者優(yōu)先
2）熟悉pcie協(xié)議者優(yōu)先
3）具有良好的溝通能力、團(tuán)隊合作能力、解決問題能力
第2篇 高級模擬電路設(shè)計工程師崗位職責(zé)任職要求
高級模擬電路設(shè)計工程師崗位職責(zé)
職責(zé)描述:
1. 參與模擬ic規(guī)格制定，負(fù)責(zé)電路設(shè)計和仿真，編寫電路設(shè)計文檔;
2. 負(fù)責(zé)指導(dǎo)團(tuán)隊內(nèi)其他模擬ic設(shè)計工程師的設(shè)計和仿真;
3. 指導(dǎo)版圖設(shè)計工程師完成模擬電路版圖設(shè)計;
4. 協(xié)助測試工程師制定測試方案，完成芯片測試。
任職要求:
1. 微電子、電子工程等相關(guān)專業(yè)本科或本科以上學(xué)歷;
2. 有5年以上模擬ic設(shè)計經(jīng)驗，熟練模擬ic設(shè)計流程和eda工具;
3. 有多顆ic量產(chǎn)經(jīng)驗，有l(wèi)cd driver/touch controller/電源管理ic/高速接口/adc開發(fā)經(jīng)驗者優(yōu)先;
4. 英語cet-4，具有良好的英語讀寫能力;
5. 具有較強的邏輯思維能力、快速學(xué)習(xí)能力和良好的溝通能力;
6. 認(rèn)真踏實，有責(zé)任心，工作有主動性。
職責(zé)描述:
1. 參與模擬ic規(guī)格制定，負(fù)責(zé)電路設(shè)計和仿真，編寫電路設(shè)計文檔;
2. 負(fù)責(zé)指導(dǎo)團(tuán)隊內(nèi)其他模擬ic設(shè)計工程師的設(shè)計和仿真;
3. 指導(dǎo)版圖設(shè)計工程師完成模擬電路版圖設(shè)計;
4. 協(xié)助測試工程師制定測試方案，完成芯片測試。
任職要求:
1. 微電子、電子工程等相關(guān)專業(yè)本科或本科以上學(xué)歷;
2. 有5年以上模擬ic設(shè)計經(jīng)驗，熟練模擬ic設(shè)計流程和eda工具;
3. 有多顆ic量產(chǎn)經(jīng)驗，有l(wèi)cd driver/touch controller/電源管理ic/高速接口/adc開發(fā)經(jīng)驗者優(yōu)先;
4. 英語cet-4，具有良好的英語讀寫能力;
5. 具有較強的邏輯思維能力、快速學(xué)習(xí)能力和良好的溝通能力;
6. 認(rèn)真踏實，有責(zé)任心，工作有主動性。
高級模擬電路設(shè)計工程師崗位
第3篇 模擬電路設(shè)計工程師崗位職責(zé)任職要求
模擬電路設(shè)計工程師崗位職責(zé)
模擬電路設(shè)計工程師 betterlife 深圳貝特萊電子科技股份有限公司，貝特萊 1. 能夠獨立電路設(shè)計和仿真驗證，具備較強的晶體管級電路功能與性能分析能力，輸出電路設(shè)計報告和仿真報告;
2. 協(xié)助layout工程師規(guī)劃layout，檢查驗收layout，與版圖工程師密切合作以確保成功流片;
3. 協(xié)助測試工程師完成芯片驗證
4. 跟蹤芯片的生產(chǎn)、cp、封測，協(xié)助完成良率提升，與測試、產(chǎn)品工程師協(xié)作解決問題;
5. 為項目開發(fā)或者提取相關(guān)的ip，按照ip標(biāo)準(zhǔn)輸出，并積極提取專利;
任職資格:
1、微電子相關(guān)專業(yè)，本科以上學(xué)歷;
2、三年以上模擬集成電路設(shè)計相關(guān)工作經(jīng)驗;
3、有touch，lcd driver或者led driver相關(guān)設(shè)計經(jīng)驗者優(yōu)先;
4、有良好的溝通技巧和中/英文書寫能力;
5、具有良好的團(tuán)隊合作能力，吃苦耐勞。
模擬電路設(shè)計工程師崗位
第4篇 高級模擬電路設(shè)計工程師崗位職責(zé)以及職位要求
高級模擬電路設(shè)計工程師職位要求
1.豐富的cmos模擬電路設(shè)計經(jīng)驗， 特別是adc和dac的設(shè)計；
2.扎實的模擬電路基礎(chǔ)知識：pll， opamp，開關(guān)電容，sar體系結(jié)構(gòu)等；
3.豐富的模擬-數(shù)字混合電路設(shè)計及驗證經(jīng)驗；
4.熟練使用ams/system-verilog建模及系統(tǒng)仿真；
5.熟練使用matlab 進(jìn)行系統(tǒng)分析；
6.很強的debug 能力；
7.良好的溝通能力；
8.電子工程或計算機工程專業(yè)，5年以上的專業(yè)工作經(jīng)驗。
高級模擬電路設(shè)計工程師崗位職責(zé)
1.負(fù)責(zé)mcu芯片的模擬模塊設(shè)計工作；
2.負(fù)責(zé)監(jiān)督、指導(dǎo)模擬電路版圖工作；
3.和其它設(shè)計工程師、驗證工程師、后端設(shè)計工程師、測試工程師合作負(fù)責(zé)全芯片的最后集成及驗證工作。
第5篇 ic模擬電路設(shè)計工程師崗位職責(zé)任職要求
ic模擬電路設(shè)計工程師崗位職責(zé)
崗位職責(zé):
1、負(fù)責(zé)模擬ip設(shè)計，撰寫詳細(xì)設(shè)計文檔;
2、撰寫版圖設(shè)計指導(dǎo)書，指導(dǎo)、監(jiān)督版圖設(shè)計;
3、協(xié)助設(shè)計測試板， 調(diào)試驗證測試芯片。
任職資格:
1、微電子、電子工程相關(guān)專業(yè)本科學(xué)歷3年以上經(jīng)驗，優(yōu)秀碩士應(yīng)屆生亦可;
2、有模擬電路設(shè)計方面的扎實理論基礎(chǔ)，熟悉模擬版圖設(shè)計;
3、在半導(dǎo)體器件和半導(dǎo)體工藝方面有一定的理論基礎(chǔ);
4、在adc、 dac、 pll、opamp、 ldo、comparator、bandgap等相關(guān)方面有流片經(jīng)驗;
5、有創(chuàng)新能力，有良好的溝通能力和團(tuán)隊精神;
6、良好的專業(yè)英語讀寫能力。
崗位職責(zé):
1、負(fù)責(zé)模擬ip設(shè)計，撰寫詳細(xì)設(shè)計文檔;
2、撰寫版圖設(shè)計指導(dǎo)書，指導(dǎo)、監(jiān)督版圖設(shè)計;
3、協(xié)助設(shè)計測試板， 調(diào)試驗證測試芯片。
任職資格:
1、微電子、電子工程相關(guān)專業(yè)本科學(xué)歷3年以上經(jīng)驗，優(yōu)秀碩士應(yīng)屆生亦可;
2、有模擬電路設(shè)計方面的扎實理論基礎(chǔ)，熟悉模擬版圖設(shè)計;
3、在半導(dǎo)體器件和半導(dǎo)體工藝方面有一定的理論基礎(chǔ);
4、在adc、 dac、 pll、opamp、 ldo、comparator、bandgap等相關(guān)方面有流片經(jīng)驗;
5、有創(chuàng)新能力，有良好的溝通能力和團(tuán)隊精神;
6、良好的專業(yè)英語讀寫能力。
ic模擬電路設(shè)計工程師崗位
第6篇 模擬電路設(shè)計工程師崗位職責(zé)、要求以及未來可以發(fā)展的方向
模擬電路設(shè)計工程師負(fù)責(zé)電路結(jié)構(gòu)設(shè)計，設(shè)計文檔描述，模擬電路的設(shè)計、仿真；指導(dǎo)版圖的布局布線；協(xié)助產(chǎn)品測試、調(diào)試和應(yīng)用等。
模擬電路設(shè)計工程師崗位職責(zé)
1.設(shè)計有挑戰(zhàn)性的模擬電路，比如adc， dac，filter， dc2dc 和pll等等；
2.負(fù)責(zé)模擬和混合信號電路版圖設(shè)計，模擬電路模塊版圖設(shè)計；
3.芯片版圖設(shè)計和布局布線、芯片版圖驗證；
4.完成設(shè)計文擋及項目歸檔工作；
5.指導(dǎo)版圖設(shè)計工程師實現(xiàn)模擬電路的 版圖設(shè)計；
6.電路版圖的后仿真。
模擬電路設(shè)計工程師崗位要求
1.具有扎實的模擬電路理論知識；
2.具備adc，dac，filter，dc2dc 或pll的知識和經(jīng)驗；
3.具備實際模擬電路產(chǎn)品設(shè)計經(jīng)驗；
4.熟練使用hspice、hsim等仿真工具；
5.有很強的獨立工作能力，協(xié)助研發(fā)團(tuán)隊進(jìn)行開發(fā)工作；
6.良好的英文閱讀寫作能力，團(tuán)隊合作能力和協(xié)調(diào)溝通能力。
模擬電路設(shè)計工程師發(fā)展方向
可向模擬電路應(yīng)用工程師或射頻工程師發(fā)展。
